7473 74LS73 Circuito integrado Flip-Flop.

Este dispositivo contiene dos flip-flops J-K disparados por pulsos positivos independientes con salidas complementarias. Los flip-flops procesan los datos J y K después de un pulso de reloj completo.
Mientras el reloj está BAJO, el esclavo está aislado del maestro. En la transición positiva del reloj, los datos de las entradas J y K se transfieren al maestro.
Mientras el reloj está ALTO, las entradas J y K están deshabilitadas. En la transición negativa del reloj, los datos del maestro se transfieren al esclavo.
No se debe permitir que los estados lógicos de las entradas J y K cambien mientras el reloj está en ALTO. Los datos se transfieren a las salidas en el flanco descendente del pulso de reloj. Un nivel lógico BAJO en la entrada clara restablecerá las salidas independientemente de los estados lógicos de las otras entradas.

Características:
Tipo de Flip-Flop: JK.
Tipo de disparo: Edge Negativo.
Tipo de salida: Diferencial / complementaria.
Retardo de propagación: 5 ns.
Frecuencia: 30 MHz.
Tensión de alimentación mínima: 4.75 V.
Tensión de alimentación máxima: 5.25 V.
Corriente de salida: 8 mA.
Temperatura de funcionamiento mínima: 0°C.
Temperatura de funcionamiento máximo: 70°C.